تبلیغات
باران الکترونیک - قسمت اول: آموزش تصویری نرم افزار Xillinx ISE Design Suite

 آموزش تصویری نرم افزار Xillinx ISE Design Suite

فهرست مطالب

‏1- آموزش نرم افزارISE Design Suite

‏1-1- ایجاد یک پروژه جدید

‏1-2- ایجاد یک فایل شماتیک جدید

‏1-3- ایجاد یک فایل ‏VHDLجدید

‏1-4- بررسی نگارش برنامه ‏VHDLو ساخت بلوک شماتیک

‏1-5- طراحی مدار درصفحه شماتیک

1-6-  اتصال ورودی و خروجی های طرح به پین­های‏FPGA   ‏‏

‏1-7- شبیه­سازی طرح    ‏‏

‏1-7-1- شبیه­سازی رفتاری        ‏‏

‏1-8- پیاده سازی طرح   ‏‏

‏1-9- ریختن برنامه روی‏FPGA ‏‏

 

دانلود فایل PDF فارسی  آموزش تصویری نرم افزار Xillinx ISE Design Suite

دانلود فایل از سرور دوم

دانلود ویدئوی آموزشی به زبان اینگلسی



آموزش نرم ­افزارISE Design Suite 

نرم­ افزار ISE مخصوص FPGA های شرکت Xilinx می ­باشد و می ­تواند برنامه نوشته شده را کامپایل، سنتز شبیه ­سازی و پیاده­سازی کند.

ایجاد یک پروژه جدید
ابتدا با کلیک روی آیکون  در desktop برنامه ISE زیر را باز کنید به قسمت File، New Project بروید:
پنجره زیر در نرم افزار ISE باز می­شود. نام پروژه و محل ذخیره­ سازی پروژه را وارد نمایید:

در قسمت  Top-level source type، گزینه Schematic را انتخاب کنید. برنامه Top-level مانند برنامه main.c در زبان C می­ باشد.Top-level  برنامه اصلی طرح می­ باشد که شامل برنامه های دیگر می­شود. ورودی خروجی ­های این برنامه با دنیای خارج ارتباط برقرار می­کنند و به پایه­ های FPGA متصل می­شوند. دکمه Next را فشار دهید. در پنجره باز شده مشخصات آی سی FPGA که روی برد آزمایشگاه قرار دارد را به صورت شکل زیر وارد کنید:

تصویر نرم افزار ISE

کلیک Next را بزنید. خلاصه­ ای از مشخصات پروژه ­ای که ایجاد کرده ­اید نشان داده می­شود:

تصویر نرم افزار ISE

روی Finish کلیک کنید تا پروژه در نرم افزار ISE ایجاد شود.

ایجاد یک فایل شماتیک جدید در نرم افزار ISE

در قسمت Project روی New Source..  کلیک کنید:

تصویر نرم افزار ISE

در قسمت Select Source Type، Schematic را انتخاب کنید. نام فایل را همان نام پروژه تایپ کنید.

تصویر نرم افزار ISE

کلیک ‏Next‏ را بزنید.

تصویر نرم افزار ISE

روی ‏Finish‏ کلیک کنید تا فایل جدید در نرم افزار ISE ایجاد شود.‏

ایجاد یک فایل VHDL جدید در نرم افزار ISE

مانند قسمت قبل عمل کنید. در قسمت ‏Select Source Type، ‏VHDL Module‏ را انتخاب کنید. ‏دقت کنید نام فایل باید با نام entity یکسان باشد.

تصویر نرم افزار ISE

کلیک ‏Next‏ را بزنید.‏ در پنجره بعدی مطابق شکل زیر عمل کنید:

کلیک ‏Next‏ را بزنید.‏ ‏

تصویر نرم افزار ISE

روی ‏Finish‏ کلیک کنید تا فایل جدید ایجاد شود.‏ همان طور که مشاهده می­کنید در قسمت Design فایل and_or.vhd و firstProject.sch به پروژه اضافه شده است. با دو بار کلیک روی and_or.vhd آن را باز کنید:

تصویر نرم افزار ISE

برنامه را به صورت زیر کامل کنید:

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

 

-- Uncomment the following library declaration if using

-- arithmetic functions with Signed or Unsigned values

--use IEEE.NUMERIC_STD.ALL;

 

-- Uncomment the following library declaration if instantiating

-- any Xilinx primitives in this code.

--library UNISIM;

--use UNISIM.VComponents.all;

 

entity and_or is

    Port ( a : in  STD_LOGIC;

           b : in  STD_LOGIC_VECTOR (7 downto 0);

           c : out  STD_LOGIC);

end and_or;

 

architecture and_or_arch of and_or is

     signal d: STD_LOGIC;

begin

     process(a,b)

     begin

          d <= a or b(0);

          C <= d and b(7);

     end process;

end and_or_arch;

بررسی نگارش برنامه VHDL و ساخت بلوک شماتیک در نرم افزار ISE

پس از این که برنامه را در نرم افزار ISE تایپ کردید باید مطمئن شوید که برنامه خطای نگارشی ندارد برای این منظور ابتدا مطابق شکل در قسمت Design فایل را انتخاب کنید، سپس در قسمت Processes روی Check Syntax کلیک کنید.

تصویر نرم افزار ISE

اگر کنار Check Syntax‏ ‏تیک سبز قرار گرفت یعنی برنامه مشگل نگارشی ندارد. در غیر این صورت خطاها را برطرف کنید و سپس دوباره روی Check Syntax‏ ‏کلیک کنید.

تصویر نرم افزار ISE

در قسمت Processes‏ ‏روی Create Schematic Symbol کلیک کنید تا یک بلوک شماتیک از فایل VHDL ساخته شود.

طراحی مدار درصفحه شماتیک در نرم افزار ISE

 فایل firstProject.sch را در نرم افزار ISE باز کنید. به قسمت Symbols بروید. در این قسمت بلوک­های زیادی که هر یک بیانگر یک IC می­باشند قرار داده شده است و می­توانید از آن­ها در شماتیک طرح خود استفاده کنید. برای این که بتوانید از نمودار بلوکی برنامه VHDL نوشته شده در طرح شماتیک استفاده کنید، در بخش Categories، گزینه دوم را انتخاب کنید تا بلوک­های ساخته شده در پروژه نمایش داده شود. در بخش Symbols، and_or را انتخاب کنید. 

تصویر نرم افزار ISE

ماوس را به صفحه شماتیک ببرید و بلوک را در محل مناسبی بگذارید.‏

تصویر نرم افزار ISE

برای این که به شماتیک ورودی و خروجی اضافه کنید، روی Add I/O Marker کلیک کنید:

تصویر نرم افزار ISE

سپس به پین­های نمودار بلوکی برچست ورودی/خروجی را اضافه کنید و نام آن­ها به طور دلخواه تغییر دهید. برای تغییر نام روی برچست ورودی/خروجی ‏دوبار کلیک کنید تا پنجره شکل * باز شود. در قسمت Name نام دلخواهی وارد کنید.

تصویر نرم افزار ISE

در نهایت مدار شماتیک، مانند شکل می­شود.

تصویر نرم افزار ISE

اکنون نوبت این است تا برچست­های ورودی/خروجی را به پین­های FPGA مرتبط کنیم. برای این منظور از نرم­افزار PlanAhead استفاده می­کنیم که همراه ISE نصب می­شود. به قسمت Design بروید در بخش User Constrants  روی I/O Pin Planning (PlanAhead) – Post-Synthesis کلیک کنید.

تصویر نرم افزار ISE

چند دقیقه صبر کنید تا نرم­افزار PlanAhead‏ ‏ باز شود. هنگامی که پنجره زیر باشد شد، روی Yes کلیک کنید:

تصویر نرم افزار ISE

در پنجره I/O پورت که در پایین صفحه قرار دارد می­توانید مشخص کنید که هر پورت طرح به چه پایه­ای از FPGA متصل شود، حداکثر ولتاژ آن چقدر باشد، مقاومت بالاکش یا پایین کش داشته باشد و ... .

تصویر نرم افزار ISE

پنجره I/O ports را مطابق شکل زیر تنظیم کنید. در این صورت پورت­های طرح به پایه­هایی از FPGA متصل می­شوند که به کانکتور گسترش­دهنده می­روند.

تصویر نرم افزار ISE

پس از این که وضعیت تمام پورت­های طرح را مشخص کردید، باید فایل ایجاد شده، که با پسوند .ucf می­باشد را ذخیره کنید. برای این منظور به منوی فایل بروید و روی گذینه Save Constraints کلیک کنید.

شبیه ­سازی طرح در نرم افزار ISE

برای شبیه سازی طرح، در قسمت Design، Simulation را انتخاب کنید. در مد شبیه­سازی Behavioral فقط عملکرد منطقی طرح مورد شبیه­سازی قرار می­گیرد و تأخیرهای زمانی که در عمل وجود دارند و ممکن است سبب شوند طرح به درستی کار نکند، شبیه­سازی نمی­شوند. برای استفاده از شبیه­سازی زمانی که اطلاعات دقیق­تری را در اختیار طراح قرار می­دهد، مد post-Place and Route را انتخاب کنید. در این مد، از اطلاعات تأخیر بلوک­ها و سیم­کشی مدار استفاده می­شود در نتیجه باید بعد از پیاده­سازی و سیم­کشی طرح انجام شود.

شبیه­ سازی رفتاری در نرم افزار ISE

مد شبیه­سازی را Behavioral انتخاب کنید.

تصویر نرم افزار ISE




[1] User Constrains File


نظرات()   
   
how to make beautiful makeup
جمعه 30 تیر 1396 09:50 ق.ظ
I love what you guys are usually up too. Such clever work and
coverage! Keep up the excellent works guys I've added you guys to my
own blogroll.
hydroxycitronsyre
جمعه 30 تیر 1396 07:56 ق.ظ
There's definately a great deal to know about this subject.
I really like all of the points you have made.
Health in women
پنجشنبه 29 تیر 1396 05:36 ق.ظ
I mean spouse ask can you find the tape for me and you go to a different room to get
the tape and stop in the doorway and ask yourself "What did I come in here for. Many women get on medication for mood swings, while others prefer a more natural solution. Certain Over-The-Counter (OTC) vaginal lubricants could be helpful too.
lasertest
دوشنبه 30 اسفند 1395 10:03 ق.ظ
I’m not that much of a internet reader to be honest but your blogs really nice,
keep it up! I'll go ahead and bookmark your site to come back later
on. Many thanks
زهرا
سه شنبه 25 خرداد 1395 04:06 ب.ظ
ممنون بابت مطالب عالی که گذاشتین
هدی
پنجشنبه 19 فروردین 1395 07:37 ب.ظ
بسیار عالی متشکرم بازم اگه امکان داره مطالب خوب بگذارید ممنون
بهرام
یکشنبه 15 آذر 1394 06:11 ب.ظ
سلام
خیلی خیلی ممنونم
که فیلم آموزشی FPGAs گذاشتید
درباره cadence VMware Workstation
ورژن 7.0.1 یا 6.0
اگر دارید لطفا بگذارید
پاسخ امیرحسین رستمی : ممنون که از وبلاگ خوبم !!! دیدن کردید.
نمی دونم چی هست.
ali karimi
شنبه 12 اردیبهشت 1394 01:56 ق.ظ
رسنمی این pdf باز نمیشه ها.
 
لبخندناراحتچشمک
نیشخندبغلسوال
قلبخجالتزبان
ماچتعجبعصبانی
عینکشیطانگریه
خندهقهقههخداحافظ
سبزقهرهورا
دستگلتفکر
آخرین پست ها